(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2002-25255

(P2002-25255A)

(43)公開日 平成14年1月25日(2002.1.25)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G11C 11/407

29/00

603

G 1 1 C 29/00 11/34 603Z 5B024

362S 5L106

354C

審査請求 未請求 請求項の数13 OL (全 29 頁)

(21)出願番号

(22)出願日

特願2000-202142(P2000-202142)

平成12年7月4日(2000,7.4)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 矢幡 秀治

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体グループ内

(72)発明者 堀口 真志

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体グループ内

(74)代理人 100085811

弁理士 大日方 富雄


最終頁に続く

(54) 【発明の名称】 半導体記憶装置

(57) 【要約】

【課題】 従来のダブルデータレート・シンクロナスDRAMにおいては、動作開始コマンドが投入されてから例えば2サイクル後に投入される読出しコマンドの投入サイクルが早くすると、列アドレスが前倒しに取り込まれてしまい、センスアンプでビット線のデータが増幅される前に、ビット線が選択されて、正しいデータが読み出されない。また、書込みコマンドの投入サイクルが早くすると、書き込み回路に正しい書き込みデータが入力される前に、ビット線が選択されることになるため、正しいデータが書き込まれない。

【解決手段】 ダブルデータレート・シンクロナスDRAMのようなクロック同期型のメモリにおいて、読出しまたは書込みコマンドの投入サイクルを指定する値(前倒しレイテンシ)を設定可能なレジスタを設けるとともに、列アドレスラッチ回路(110)と列デコーダ(116)の間の列アドレス系の信号経路上に、前記レジスタに設定された前倒しレイテンシに応じて所定のサイクル時間だけ信号を遅延させるためのタイミング調整用レジスタ(124,125)を設けるようにした。



【特許請求の範囲】

【請求項1】 メモリセルが接続されたワード線とビット線を有するメモリセルアレイと、

外部から入力される行アドレスをラッチする行アドレス ラッチ回路と、

行アドレスをデコードして前記メモリセルアレイ内のワード線を選択する行デコーダと、

外部から入力される列アドレスをラッチする列アドレス ラッチ回路と、

列アドレスをデコードして前記メモリセルアレイ内のビット線を選択する列デコーダと、

前記メモリセルアレイから読み出されたデータを外部に 出力する出力バッファと、

外部から入力されるデータを取り込む入力バッファと、 前記入力バッファおよび出力バッファにおけるデータの 取込みタイミングおよびデータの出力タイミングを指定 する値を設定可能な第1のレジスタとを備え、

前記入力バッファおよび出力バッファは前記第1のレジスタに設定された値に応じて動作のタイミングが決定されるように構成されてなる半導体記憶装置において、データの読出し指令または書込み指令の投入タイミングを指定する値を設定可能な第2のレジスタを設けるとともに、

前記列アドレスラッチ回路と前記列デコーダとの間の列 アドレス系信号経路上には、前記第2のレジスタに設定 された値に応じて所定の時間だけ信号を遅延させるため のタイミング調整回路を設けたことを特徴とする半導体 記憶装置。

【請求項2】 外部から供給される制御信号に基づいて内部回路の制御に用いられる内部制御信号を生成する回路と、前記第2のレジスタに設定された値に応じて所定のサイクル時間だけ前記内部制御信号を遅延させるための遅延制御回路とが設けられ、前記タイミング調整回路は前記遅延制御回路で調整された内部制御信号によって制御されて列アドレス系の信号のタイミング調整を行なうように構成されていることを特徴とする請求項1記載の半導体記憶装置。

【請求項3】 前記内部制御信号に基づいて前記出力バッファの動作タイミングを与える信号を生成する回路を備え、該回路は前記遅延制御回路で生成された内部制御信号によって制御され、前記第2のレジスタに設定された値に応じて発生する信号を遅延可能に構成されていることを特徴とする請求項2記載の半導体記憶装置。

【請求項4】 前記列アドレスラッチ回路にラッチされた列アドレスを自動的に更新する列アドレスカウンタを

前記タイミング調整回路は前記列アドレスカウンタと前 記列デコーダとの間の列アドレス系信号経路上に設けら れていることを特徴とする請求項1~3に記載の半導体 記憶装置。 【請求項5】 前記列アドレスラッチ回路にラッチされた列アドレスを自動的に更新する列アドレスカウンタを備え、

2

前記タイミング調整回路は前記列アドレスラッチ回路と 前記列アドレスカウンタとの間に設けられていることを 特徴とする請求項1~3に記載の半導体記憶装置。

【請求項6】 前記メモリセルアレイの正規のメモリ列 と置換可能な複数の予備メモリ列と、不良を有するメモ リ列のアドレスを記憶可能な救済アドレス記憶回路と、

10 入力された列アドレスと前記救済アドレス記憶回路に記憶されたアドレスとを比較するアドレス比較回路と、該アドレス比較回路の比較結果に基づく信号をデコードして前記予備メモリ列のいずれかを選択する冗長列デコーダとをさらに備え、

前記列アドレス比較回路は前記列アドレスカウンタから 出力されるアドレスとを前記救済アドレス記憶回路に記 憶されたアドレスとを比較するように構成され、

前記アドレス比較回路と前記冗長列デコーダとの間の信 号経路上に第2のタイミング調整回路が設けられている 20 ことを特徴とする請求項1ないし5に記載の半導体記憶 注册

【請求項7】 前記列デコーダの前段に前記列アドレス をプリデコードする列プリデコーダを備えた半導体記憶 装置であって、

前記タイミング調整回路は前記列アドレスカウンタと前記列プリデコーダとの間に、また前記第2のタイミング調整回路は前記列アドレス比較回路と前記列プリデコーダとの間にそれぞれ設けられていることを特徴とする請求項6記載の半導体記憶装置。

30 【請求項8】 前記列デコーダの前段に前記列アドレス をプリデコードする列プリデコーダを備えた半導体記憶 装置であって、

前記タイミング調整回路は前記列プリデコーダと前記列 デコーダとの間に、また前記第2のタイミング調整回路 は前記列アドレス比較回路と前記列デコーダとの間にそ れぞれ設けられていることを特徴とする請求項6記載の 半導体記憶装置。

【請求項9】 前記メモリセルアレイの正規のメモリ列と置換可能な複数の予備メモリ列と、不良を有するメモ リ列のアドレスを記憶可能な救済アドレス記憶回路と、入力された列アドレスと前記救済アドレス記憶回路に記憶されたアドレスとを比較するアドレス比較回路と、該アドレス比較回路の比較結果に基づく信号をデコードして前記予備メモリ列のいずれかを選択する冗長列デコーダとをさらに備え、

前記列アドレスラッチ回路と前記アドレス比較回路との間に前記第3のタイミング調整回路が設けられていることを特徴とする請求項6~8に記載の半導体記憶装置。

【請求項10】 外部から供給されるコマンドに基づい 50 て動作する半導体記憶装置であって、前記第2のレジス

3

タに設定される値は、動作開始コマンドが投入された後 に投入される前記読出しまたは書込みコマンドが前倒し に投入されるべきサイクル数を指定する値であることを 特徴とする請求項1~9に記載の半導体記憶装置。

【請求項11】 前記第2のレジスタに設定される値 は、外部から供給される前記コマンドが前記第2のレジ スタへの設定を指示している時に外部からのアドレスが 入力される端子の状態に基づいて設定されることを特徴 とする請求項10に記載の半導体記憶装置。

【請求項12】 前記タイミング調整回路は、信号遅延 手段を有する遅延経路と、信号遅延手段を有さず入力さ れた信号をそのまま出力するスルー経路と、前記第2の レジスタに設定された値に応じて入力信号を前記複数の 経路のいずれを通過させるか切り換える切換え手段とに より構成されていることを特徴とする請求項1~11に 記載の半導体記憶装置。

【請求項13】 前記タイミング調整回路の信号遅延手 段を有する前記遅延経路には、前記内部制御信号によっ て動作するマスタスレーブ構成のラッチ手段が配置され てなることを特徴とする請求項12に記載の半導体記憶 装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、クロック信号に同 期してパイプライン方式でリード・ライト動作を行う半 導体記憶装置に関し、例えばシンクロナスDRAM(ダ イナミック・ランダム・アクセス・メモリ) またはダブ ルデータレート・シンクロナスDRAM等に適用して有 効な技術に関する。

[0002]

【従来の技術】近年、プロセッサの急速な動作周波数の 向上に伴い、DRAMに対する要求はアクセス時間の短 縮だけでなく、データ転送速度の高速化要求も高まって きた。それに伴い、クロック信号(以下、クロックと略 す) に同期して動作するシンクロナスDRAMが開発さ れ、さらなる高速化のためクロックの立上がりと立下が りのそれぞれにおいてデータを入出力するDDR(ダブ ルデータレート)方式のシンクロナスDRAM等が提案 され、DRAMの主流となりつつある。

【0003】図29には、従来のダブルデータレート・ シンクロナスDRAMの一般的な構成を、また図30に はその読み出し時のタイミングチャートを、さらに図3 1には書込み時のタイミングチャートを示す。このよう な構成を有するダブルデータレート・シンクロナスDR AMは、1999 アイ・エス・エス・シー・シーダイ ジェスト オブ テクニカルペーパーズの第412頁~ 第413頁(1999 IEEE Internal Solid-State CircuitConfer ence WP24.2 "A 2.5V 333Mb /s/pin 1Gb Double Data Ra

te SDRAM"、p. 412-p. 413) 等に開 示されている。

【0004】図29に示される従来の半導体記憶装置 は、メモリセルアレイ123と、外部から入力されるア ドレスをラッチするアドレスバッファ101と、、前記 アドレスバッファ101により取り込まれたアドレスを ラッチするアドレスレジスタ103と、行アドレスをデ コードしてワード線を選択する行アドレスデコーダ10 9と、列アドレスをデコードしてピット線を選択する列 10 アドレスデコーダ116と、前記アドレスバッファ10 1の出力を受けて行アドレスを前記行アドレスデコーダ 109に伝える行アドレスラッチ104と、内部で列ア ドレスを変更する列アドレスカウンタ111と、前記ア ドレスバッファ101の出力を受けて列アドレスを前記 列アドレスカウンタ111に伝える列アドレスラッチ1 10と、外部からの制御信号を受けて内部の制御信号を 生成するコマンドデコーダ102と、前記メモリセルア レイ123から読み出されたデータを外部に出力する出 カバッファ120と、前記出力バッファ120から出力 されるデータのタイミングを制御する出力クロック生成 回路119と、外部から入力されるデータを受ける入力 バッファ121と、前記メモリセルアレイ123から読 み出されたデータを前記出力バッファ120に伝える、 または前記入力バッファ121からのデータを前記メモ リセル123に書き込む読み出し/書き込み回路117 などから構成されている。シンクロナスDRAMの特徴 の1つは、コマンドコード(以下、単にコマンドと称す る) によって、CASレイテンシ (カラムアドレスが取 り込まれてからリードデータが出力されるまでのクロッ 30 クサイクル数)を設定できる点がある。

【0005】図29のDRAMにおけるデータの読み出 し動作を図30を参照して説明する。図30は、動作開 始を指示するACTVコマンドから読出しまたは書込み を指示するREADコマンドまたはWRITEコマンド (以下、両コマンドを区別しない場合はカラムコマンド と称する) までのクロックサイクル数 (tRCD) が2 サイクル、CASレイテンシCLが2サイクルの場合の タイミングチャートである。図30に示されているよう に、ACTVコマンドが投入されると同時に行アドレス 40 がアドレスバッファ101から内部に取り込まれ、AC TVコマンドを受けてコマンドデコーダ102から出力 されたACLKでアドレスレジスタ103にラッチされ る。さらに、ACTVコマンドを受けてコマンドデコー ダ102から出力されるクロックRCLKによって行ア ドレスが行アドレスラッチ104にラッチされる。その 後、行アドレス信号は行デコーダ109にてデコードさ れ、行アドレスの値に応じたワード線を選択する。ワー ド線が選択されると、選択されたワード線につながるメ モリセルからビット線へとデータが出力される。十分に 50 ビット線にデータが出力されたところで、センスアンプ

が起動され、ピット線電位が増幅される。

【0006】ACTVコマンドが投入されてから、2サ イクル後にREADコマンドが投入される。それと同時 に列アドレスがアドレスバッファ101から内部に取り 込まれ、READコマンドを受けてコマンドデコーダ1 02から出力されたクロックACLKでアドレスレジス タ103にラッチされる。さらに、READコマンドを 受けてコマンドデコーダ102から出力されたクロック YCLK1で列アドレスが列アドレスラッチ110にラ ッチされる。その後、列アドレス信号は列アドレスカウ ンタ111を通り、列デコーダ116にてデコードされ て、列アドレスの値に応じたビット線を選択する。この とき、ビット線がセンスアンプにより十分に増幅されて いることが、ビット線を選択できる条件になる。ビット 線選択後、ビット線のデータは読み出し回路117を通 り、出力バッファ120から外部に出力される。このと き、読み出しデータが出力バッファ120から外部に出 力されるタイミングは、出力クロック生成回路119か ら生成されたQCLK1によって決められる。また、ダ ブルデータレート・シンクロナスDRAMでは、読み出 し回路117から出力バッファ120へ出力ビット数 (n) の2倍の2nビットのデータが読み出され、クロ ックの立上りと立下りのそれぞれのエッジに同期してn ビットずつデータが出力される。なお、図30におい て、列デコーダ入力とカラムセレクト信号が2つずつ示 されているのは、バーストモードなどで列アドレスカウ ンタ111により連続したアドレスが生成されそれに基 づいてリード動作をする場合を示しているためである。

【0007】図31には図29のDRAMにおいて、tRCDが2サイクル、CASレイテンシが2サイクルの場合のデータ書込み時のタイミングチャートを示す。図31に示されているように、書込み時にはACTVコマンドが投入されるのと同時に行アドレスがデコードされてワード線が選択され、メモリセルのデータがビット線に出力される。十分にビット線が開いたところで、センスアンプが起動され、ビット線電位が増幅される。

【0008】また、ACTVコマンドが投入されてから、2サイクル後にWRITEコマンドが投入され、WRITEコマンドが投入されるのと同時に列アドレスが内部に取り込まれる。その後、読み出し時と同様に列アドレスがデコードされてビット線が選択される。 書込みデータは、WRITEコマンドが投入されてから(CASレイテンシー1)=1サイクルで外部より取り込まれる。このとき、ダブルデータレート・シンクロナスDRAMではクロックの立上りと立下りの両エッジでそれぞれれビットの書込みデータが入力バッファ121により内部に取り込まれ、2nビットとして書込み回路117を通してメモリセルアレイ123へと送られ、選択されたビット線を通して、メモリセルへと書込まれる。

[0009]

【発明が解決しようとする課題】前記したダブルデータレート・シンクロナスDRAMは、クロックの立上りと立下りの両エッジでそれぞれリードデータの出力とライトデータの取込みを行なうため、データ転送速度が向上されるという利点を有するものの、コマンドに関しては図30や図31に示されているように、ACTVコマンド入力からカラムコマンドの入力まで1サイクル空いてしまうためコマンドの転送効率が低く、コマンドを出力するCPUはACTVコマンド出力後1サイクル待機してからカラムコマンドを出力することとなるため、システム全体の性能が充分に上がらないという不具合がある

6

【0010】そこで、ACTVコマンド投入後に投入されるカラムコマンドの投入タイミングを1サイクル前倒しにして投入する方式のシンクロナスDRAMについて検討した。カラムコマンドの投入タイミングを1サイクル前倒しすることで、CPUは1サイクル早く他の処理へ移行することができるようになるため、システム全体の性能が向上するという利点がある。しかも、この場合、前倒しのレイテンシを可変とすることで、各種システムへの対応が可能となる。

【0011】しかしながら、このような、カラムコマンドの前倒し投入を実現するには、図29に示されているような構成のダブルデータレート・シンクロナスDRA M等では不可能であることが分かった。具体的には、READコマンドが前倒しに投入されることにより、列アドレスも前倒しに投入されてしまい、センスアンプでビット線のデータが増幅される前に、ビット線が選択されることになる。この結果、正しいデータが読み出されない。また、WRITEコマンドが前倒しに投入されることにより、書き込み回路に正しい書き込みデータが入力される前に、ビット線が選択されることになり、正しいデータが書き込まれないためである。

【0012】本発明の目的は、読出しコマンドや書込みコマンドが前倒しに投入され、列アドレスが前倒しに投入され、列アドレスが前倒しに投入された場合でも、正しいデータの読出しおよび書込みが可能なクロック同期型の半導体記憶装置を提供することにある。

40 【0013】この発明の他の目的は、サイクル時間を短縮してデータ転送速度を高速化することができるクロック同期型の半導体記憶装置を提供することにある。

【0014】この発明の前記ならびにそのほかの目的と 新規な特徴については、本明細書の記述および添付図面 から明らかになるであろう。

[0015]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を説明すれば、下記のと おりである。

50 【0016】前記目的を達成するために、本発明に係る

8

半導体記憶装置は、ダブルデータレート・シンクロナス DRAMのような半導体メモリにおいて、読出しまたは 書込みコマンドの投入サイクルを指定する値(前倒しレ イテンシ)を設定可能なレジスタを設けるとともに、列 アドレスラッチ回路と列デコーダの間の列アドレス系の 信号経路上に、前記レジスタに設定された前倒しレイテ ンシに応じて所定のサイクル時間だけ信号を遅延させる ためのタイミング調整用レジスタを設けるようにした。

【0017】すなわち、メモリセルが接続されたワード 線とビット線を有するメモリセルアレイと、外部から入 力される行アドレスをラッチする行アドレスラッチ回路 と、行アドレスをデコードして前記メモリセルアレイ内 のワード線を選択する行デコーダと、外部から入力され る列アドレスをラッチする列アドレスラッチ回路と、列 アドレスをデコードして前記メモリセルアレイ内のビッ ト線を選択する列デコーダと、前記メモリセルアレイか ら読み出されたデータを外部に出力する出力バッファ と、外部から入力されるデータを取り込む入力バッファ と、前記入力バッファおよび出力バッファにおけるデー タの取込みタイミングおよびデータの出力タイミングを 指定する値を設定可能な第1のレジスタとを備え、前記 入力バッファおよび出力バッファは前記第1のレジスタ に設定された値に応じて動作のタイミングが決定される ように構成されてなる半導体記憶装置において、データ の読出し指令または書込み指令の投入タイミングを指定 する値を設定可能な第2のレジスタを設けるとともに、 前記列アドレスラッチ回路と前記列デコーダとの間の列 アドレス系信号経路上には、前記第2のレジスタに設定 された値に応じて所定の時間だけ信号を遅延させるため のタイミング調整回路を設けたものである。

【0018】上記手段によれば、前記第2のレジスタに 設定された値(カラムコマンド前倒しレイテンシの値) に応じて前記タイミング調整回路が列アドレス系の信号 の伝搬遅延時間を制御できるため、読出し指令または書 込み指令(カラムコマンド)が前倒しに投入されること により列アドレスが前倒しに取り込まれた場合でも、ビット線の電位が増幅されるタイミングに合わせて、列アドレスデコーダによるビット線選択が行なわれ、正しいデータを読み出すことができる。さらに、入力バッファにより書き込みデータが取り込まれた後に、ビット線が選択されることになり、選択されたワード線に接続されているメモリセルに正しいデータを書き込むことができる。

【0019】また、第1のレジスタに設定される値(CASレイテンシ)が変更されても、第2のレジスタに設定された値(カラムコマンド前倒しレイテンシの値)は独立に設定されており、これにより前記タイミング調整回路も独立に制御されるため、正しい動作が保証される。さらに、第1のレジスタの設定値(CASレイテンシ)が変更されず第2のレジスタの設定値(カラムコマ

ンド前倒しレイテンシの値)が変更された場合でも、第 1のレジスタの設定値(CASレイテンシ)とは独立に 制御される前記タイミング調整回路により、列アドレス 系の信号の伝搬遅延時間が調整され、ビット線の電位が 増幅されるタイミングおよび書込みデータが入力される タイミングに合わせて、ビット線を選択できるので、正 しい動作が保証される。

【0020】また、望ましくは、外部から供給される制御信号に基づいて内部回路の制御に用いられる内部制御10 信号を生成する回路と、前記第2のレジスタに設定された値に応じて所定のサイクル時間だけ前記内部制御信号を遅延させるための遅延制御回路とが設けられ、前記タイミング調整回路は前記遅延制御回路で調整された内部制御信号によって制御されて列アドレス系の信号のタイミング調整を行なうように構成する。これにより、前記タイミング調整回路を制御する信号を系統立てて効率良く生成することができる。

【0021】さらに、望ましくは、前記内部制御信号に 基づいて前記出力バッファの動作タイミングを与える信 号を生成する回路を設け、該回路は前記遅延制御回路で 生成された内部制御信号によって制御され、前記第2の レジスタに設定された値に応じて発生する信号を遅延可 能に構成する。これにより、前記タイミング調整回路お よび出力バッファの動作タイミングを与える信号を生成 する回路を共通の信号で制御することができ、制御回路 の構成を簡略化することができる。

【0022】なお、前記タイミング調整回路を設ける位置は前記列アドレスラッチ回路と前記列デコーダとの間であればどこでもよいが、前記列アドレスラッチ回路に30 ラッチされた列アドレスを自動的に更新する列アドレスカウンタを備える場合、前記タイミング調整回路は前記列アドレスカウンタと前記列デコーダとの間の列アドレス系信号経路上あるいは前記列アドレスラッチ回路と前記列アドレスカウンタとの間に設けるのが望ましい。これにより、クロックに同期して動作する半導体記憶装置では、アドレスラッチおよびアドレス更新動作と列アドレスのデコード動作とを別のサイクルに分散して実行させることで、サイクルタイムの短縮が可能となる。

【0023】また、前記メモリセルアレイの正規のメモリ列と置換可能な複数の予備メモリ列と、不良を有するメモリ列のアドレスを記憶可能な救済アドレス記憶回路と、入力された列アドレスと前記救済アドレス記憶回路に記憶されたアドレスとを比較するアドレス比較回路の比較結果に基づく信号をデコードして前記予備メモリ列のいずれかを選択する冗長列デコーダとをさらに備える場合には、前記列アドレス比較回路は前記列アドレスカウンタから出力されるアドレスとを前記救済アドレス記憶回路に記憶されたアドレスとを比較するように構成され、前記アドレス比較回路と前記冗長列デコーダとの間の信号経路上に第2のタイミ

ング調整回路を設けるようにしてもよい。第2のタイミング調整回路を設けることにより、列アドレス系の信号の伝達タイミングをより最適に制御することが可能となり、タイミングクロックに同期して動作する半導体記憶装置では、アドレスラッチおよびアドレス更新動作並びにアドレス比較動作と列アドレスのデコード動作とを別のサイクルに分散して実行させることで、サイクルタイムの短縮が可能となる。

【0024】さらに、前記列デコーダの前段に前記列アドレスをプリデコードする列プリデコーダを備える場合には、前記タイミング調整回路は前記列アドレスカウンタと前記列プリデコーダとの間に、また前記第2のタイミング調整回路は前記列アドレス比較回路と前記列プリデコーダとの間にそれぞれ設けるようにする。タイミング調整回路は列デコーダに近いほどその数が多くなるが、このような構成により、タイミング調整回路の回路規模を増大させることなく、サイクルタイムの短縮が可能となる。

【0025】ただし、前記列デコーダの前段に前記列アドレスをプリデコードする列プリデコーダを備える場合に、前記タイミング調整回路は前記列プリデコーダと前記列デコーダとの間に、また前記第2のタイミング調整回路は前記列アドレス比較回路と前記列デコーダとの間にそれぞれ設けることも可能である。タイミング調整回路は列デコーダに近いほど最適な動作配分が容易となるので、このような構成により、多少回路規模は大きくなるが、一層サイクルタイムの短縮が可能となる。

【0026】さらに、前記メモリセルアレイの正規のメモリ列と置換可能な複数の予備メモリ列と、不良を有するメモリ列のアドレスを記憶可能な救済アドレス記憶回路と、入力された列アドレスと前記救済アドレス記憶回路に記憶されたアドレスとを比較するアドレス比較回路と、該アドレス比較回路の比較結果に基づく信号をデコードして前記予備メモリ列のいずれかを選択する冗長列デコーダとをさらに備える場合、前記列アドレスラッチ回路と前記アドレス比較回路との間に前記第3のタイミング調整回路を設けるようにしても良い。これにより、一層最適な動作配分が可能となり、より一層サイクルタイムの短縮が可能となる。

【0027】また、外部から供給されるコマンドに基づいて動作する半導体記憶装置である場合、前記第2のレジスタに設定される値は、動作開始コマンドが投入された後に投入される前記読出しまたは書込みコマンドが前倒しに投入されるベきサイクル数を指定する値とする。これにより、既存のダブルデータレート・シンクロナスDRAMのようなクロック同期型メモリにおいて、サイクルタイムの短縮が可能となる。

【0028】さらに、前記第2のレジスタに設定される 値は、外部から供給される前記コマンドが前記第2のレ ジスタへの設定を指示している時に外部からのアドレス が入力される端子の状態に基づいて設定されるように構成する。これにより、何ら新たな外部端子を設けることなく前記第2のレジスタへの設定が可能となる。

10

【0029】また、望ましくは、前記タイミング調整回路は、信号遅延手段を有する遅延経路と、信号遅延手段を有さず入力された信号をそのまま出力するスルー経路と、前記第2のレジスタに設定された値に応じて入力信号を前記複数の経路のいずれを通過させるか切り換える切換え手段とにより構成する。これにより、比較的簡単な回路構成で制御が容易なタイミング調整回路を実現することができる。

【0030】さらに、望ましくは、前記タイミング調整 回路の信号遅延手段を有する前記遅延経路には、前記内 部制御信号によって動作するマスタスレーブ構成のラッチ手段を配置する。これにより、回路を制御するクロック信号のキューなどによりタイミング調整回路の入力端子から出力端子へ入力信号がすり抜けて所望の遅延が得 ちれなくなってしまうのを確実に防止することができる.

20 [0031]

【発明の実施の形態】以下、本発明に係る半導体記憶装置の好適な実施の形態について、添付図面を用いて説明 する。

【0032】図1は、本発明を適用したダブルデータレート・シンクロナスDRAMの第1の実施形態を示すブロック図である。

【0033】図1のDRAMは、複数のメモリセルがマ トリックス状に配置された例えば4つのバンクからなり 全体で256メガビットのような記憶容量を有するメモ リセルアレイ123と、外部から入力されるアドレスデ ータ(以下、アドレスと略す)をマルチプレックス方式 で内部に取り込むアドレスバッファ101と、前記アド レスバッファ101により取り込まれたアドレスをラッ チするアドレスレジスタ103と、前記アドレスレジス タ103にラッチされたアドレスのうち行アドレスをラ ッチする行アドレスラッチ104と、フューズを用いて 行アドレスの救済アドレスを記憶する行救済アドレス記 憶回路106と、前記救済アドレスと行アドレスを比較 する行アドレス比較回路105と、行アドレスをプリデ 40 コードする行アドレスプリデコーダ107と、行アドレ スをデコードしてメモリアレイ123内の対応するワー ド線を選択する冗長行アドレスデコーダ108および行 アドレスデコーダ109と、前記アドレスレジスタ10 3にラッチされたアドレスのうち列アドレスをラッチす る列アドレスラッチ110と、ラッチされた列アドレス を内部で自動的に更新する列アドレスカウンタ111 と、列アドレスの救済アドレスを記憶する列救済アドレ ス記憶回路113と、前記救済アドレスと列アドレスを 比較する列アドレス比較回路112と、列アドレスをプ リデコードする列アドレスプリデコーダ114と、列ア

ドレスをデコードしてメモリアレイ123内の対応する カラム(ビット線)を選択する冗長列アドレスデコーダ 115および列アドレスデコーダ116と、外部から入 力されるチップセレクト信号/CSなどの制御信号を受 けて内部の制御信号を生成するコマンドデコーダ102 と、前記メモリセルアレイ123から読み出されたデー タを外部に出力する出力バッファ120と、CASレイ テンシの値に応じて前記出力バッファ120にデータを 送るタイミングが制御される出力レジスタ118と、前 記出力レジスタ118から出力されるデータのタイミン グを制御する出力クロック生成回路119と、外部から 入力されるデータを受ける入力バッファ121と、CA Sレイテンシの値に応じて前記入力バッファ121から のデータを前記メモリセルアレイ123に送るタイミン グが制御される入力レジスタ122と、前記メモリセル アレイ123から読み出されたデータを前記出力レジス タ118に伝えるとともに前記入力レジスタ122から のデータを前記メモリセル123に書き込むための読出 し/書込み回路117とを備えている。

【0034】前記コマンドデコーダ102に外部から入 力される制御信号としては、チップを選択状態にする前 記チップセレクト信号/CSの他、互いに逆相の一対の クロックCLK, / CLK、クロックが有効であること を示すクロックイネーブル信号CKE、行アドレススト ローブ信号/RAS (以下、RAS信号と称する)、列 アドレスストローブ信号/CAS(以下、CAS信号と 称する)、データの書込み動作を指示するライトイネー ブル信号/WE、データの入出力を指示するデータスト ローブ信号DQS、データの入出力を禁止するデータマ スク信号DMなどがある。これらの信号のうち符号の前 に"/"が付されているものは、ロウレベルが有効レベ ルであることを意味している。コマンドデコーダ102 はこれらの制御信号のうちCKE, /CS, /RAS, /CAS,/WEとアドレス信号の一部をデコードし て、入力コマンドを理解してCASレイテンシ等が設定 されていることを示す信号 CL, ALE、読出し/書込 み回路117に対する読出しや書込みのタイミングを与 える内部制御信号MAE、WBE、列アドレスラッチ回 路110に対するラッチタイミングを与える制御信号W REなどを生成して出力するとともに、クロックCL K, / CLKに基づいて互いに位相や周期の異なる複数 種類の内部クロックACLK, BCLK, QCLK, R CLK, DCLK, YCLK1~4を生成して所望の内 部回路に供給する。また、前記コマンドデコーダ102 内には、入力コマンドのうちモードレジスタへの設定を 指示するMRSコマンドに応じて設定されるCASレイ テンシの値CLを保持するCL設定レジスタ131が設 けられている。

【0035】また、この実施形態においては、前記コマンドデコーダ102内に、モードレジスタへの設定を指

示するMRSコマンドによって設定されるカラムコマンドの前倒しレイテンシすなわちACTVコマンドに対する通常のカラムコマンドの投入サイクルを何サイクル前に持ってくるか示す値ALを保持するAL設定レジスタ132が設けられている。

12

【0036】さらに、コマンドデコーダ102から生成されるクロックQCLKに基づいて、出力レジスタ118のラッチタイミングを与える信号QCLK1を形成するため公知のDLL(Digital Locked Loop)回路等で構成された出力クロック生成回路119が設けられている。DLL回路は、信号の伝送遅延時間を変化可能な可変遅延回路と本来の読出し信号のパスと遅延時間が等しくなるように構成されたレプリカ回路と、前記可変遅延回路の入力信号の位相と可変遅延回路を通った信号をさらに前記レプリカ回路を通して遅延させた信号の位相とを比較して位相が一致するように前記可変遅延回路の遅延時間を調整できるように構成された回路である。

【0037】この実施形態においては、前記出力クロック生成回路119の後段に、出力クロック生成回路119で生成された信号と遅延制御回路126で遅延された信号ORE1を入力とする2入力ANDゲート133が設けられており、信号ORE1がイネーブル(ハイレベル)の場合は、出力クロック生成回路119の出力がQCLK1として出力され、ORE1がディセーブル(ローレベル)の場合は、QCLK1はローレベルに固定されるようになっている。

【0038】さらに、この実施形態においては、前記列プリデコーダ114の前段に、設定された前倒しレイテンシALに応じた遅延を与えるための第1のタイミング調整回路124が、また前記列アドレス比較回路112と前記列プリデコーダ114の間に同様の機能を有する第2のタイミング調整回路125が配置されている。また、前記コマンドデコーダ102より出力されるクロックYCLK4および制御信号ALEに基づいて同じく前記コマンドデコーダ102より出力されるタイミング制御信号MAE,ORE,WBEを適宜遅延した信号MAE1,ORE1,WBE1を形成するための遅延制御回路126が設けられている。

40 【0039】図2は前記遅延制御回路126の具体的な回路例を示す。

【0040】この遅延制御回路126は、コマンドデコーダ102から供給される信号MAE、ORE、WBEをそれぞれ入力とし内部クロックYCLK4と信号ALEを制御信号とする1ピットの遅延用レジスタ201、202、203によって構成されている。これらのレジスタ201~203はそれぞれ入力信号MAE、ORE、WBEを信号ALEに応じて遅延させるためのものであり、このうちレジスタ201は、図3(A)の

(b) に示すように、信号ALEがロウレベルすなわち

50

ALが"0"のときは信号スルー状態となって入力信号MAEを僅かに遅延させた信号MAE1として出力し、信号ALEがハイレベルすなわちALが"1"のときは入力信号MAEをクロックYCLK4でラッチしてクロック1周期分だけ遅延させた信号MAE1として出力させるように構成されている。

【0041】また、レジスタ202は、図3(B)の(b)に示すように、ALが"0"のときは信号スルー状態となって入力信号OREを僅かに遅延させた信号ORE1として出力し、ALが"1"のときは入力信号OREをクロックYCLK4でラッチしてクロック1周期分だけ遅延させた信号ORE1として出力させるように構成されている。なお、信号WBEはレジスタ203により信号MAEと同様に遅延されるので、図示を省略する。

【0042】さらに、前述の出力クロック生成回路119の後段に設けられた入力ANDゲート133には、前記レジスタ202で遅延された信号OBE1が入力されているため、ALが"0"のときは出力クロック生成回路119で生成された信号を僅かに遅延させた信号QCLK1として出力し、ALが"1"のときはクロック1周期分だけ遅延させた信号QCLK1として出力するように動作する。ここで、出力クロック生成回路119の入力信号QCLKはクロックであるので、出力信号QCLK1は、ALに応じて図3(A)に示す信号MAE1と同じような波形となる。

【0043】図4は前記列アドレスラッチ回路110の 具体的な回路構成例を示す。なお、図4の列アドレスラッチ回路110はアドレス1ビットに対応する構成であり、かかる回路が列アドレスのビット数分だけ設けられる。

【0044】図4のアドレスラッチ回路110は、クロ ックドインバータ602~604からなりクロックBC LKによって動作するマスタラッチLT1とクロックド インバータ605~607からなりクロックBCLKに よって動作するスレーブラッチLT2とからなるマスタ スレーブ構成のフリップフロップFF1と、クロックド インバータ609~611からなり前段フリップフロッ プFF1の出力を入力としクロックYCLK1によって 動作するラッチLT3と、クロックドインバータ612 ~615からなり前記フリップフロップFF1の入力と 同一の信号を入力としクロックYCLK1によって動作 するラッチLT4とから構成されている。そして、出力 部には、コマンドデコーダ102からの制御信号WRE に応じて前記ラッチLT3またはLT4の出力信号を選 択して出力させるクロックドインバータ616および6 17が設けられている。

【0045】図4の回路には、入力信号INとして列アドレスの1ビットが供給され、フリップフロップFF1にラッチされる。しかして、出力は制御信号WREのレ

ベルに応じて選択されるので、制御信号WREがハイレベルにされるデータ書込み時にはインバータ616が有効にされてフリップフロップFF1にラッチされたアドレスが出力され、制御信号WREがロウハイレベルにされるデータ読出し時にはインバータ617が有効にされてラッチLT4のみを経由したアドレスが出力される。これによって、列アドレスラッチ回路110は、データ書込み時には読出し時よりも1サイクルすなわちクロックBCLKの1周期分遅いタイミングで入力アドレスを10出力端子OUTへ伝達させるように制御される。

14

【0046】なお、図4において、各ラッチLT1~LT4を構成するインバータのうち、604,607,611,615は通常の2素子のCMOSインバータであり、それら以外および出力選択用インバータ616,617はクロックドインバータである。また、インバータ601,608,612はクロックドインバータを制御するためクロックBCLK,YCLK1の逆相のクロックを形成するためのもの、618は制御信号WREの逆相の信号を形成するためのもので、それぞれ通常のインバータで構成されている。図5に本実施形態で用いられるクロックドインバータの具体例を示す。

【0047】図5に示すように、クロックドインバータは電源電圧Vccと接地電位GNDとの間に直列形態に接続されたPチャネルMOSFET301,302とNチャネルMOSFET303,304とから構成され、MOSFET302と303のゲート端子に入力信号が印加され、MOSFET301と304のゲート端子には互いに逆相のクロックCK,/CKが印加されることにより、クロックCKがハイレベルの期間は電流が遮断されてインバータとして動作しないようにされる。ここで、CKは図4の回路ではクロックBCLK,YCLK1に相当する。

【0048】図6は図1におけるタイミング調整回路124,125の具体的な回路構成例を示す。なお、図6の回路はアドレス1ビットに対応する構成であり、タイミング調整回路124はかかる回路が列アドレスのビット数分だけ、またタイミング調整回路125はかかる回路が予備メモリ列の数分(32×4=128本)だけ設けられる。

40 【0049】図6のタイミング調整回路は、タイミング 信号ALEによって入力信号INを相補的に伝達するクロックドインバータ702、703と、クロックドイン バータ704およびインバータ705からなりコマンド デコーダ102からの制御信号ALEによって入力信号 INをラッチするラッチLT11と、インバータ715、クロックドインバータ716からなりタイミング信号ALEによって入力信号INをLT11と相補的にラッチするラッチLT12と、クロックドインバータ703を通過した信号を遅延させる第1のタイミング調整用 50 遅延回路717と、706~711からなりクロックY

CLK3またはYCLK4によって動作して前記タイミ ング調整用遅延回路717で遅延された信号をラッチす るマスタスレーブ構成のフリップフロップからなるレジ スタ719と、該レジスタ719でラッチされた信号を **遅延させる第2のタイミング調整用遅延回路718とを** 備えている。そして、出力部には、前記制御信号ALE に応じて前記タイミング調整用遅延回路718またはク ロックドインバータ702の出力信号を相補的に選択し て出力させるクロックドインバータ712および713 が設けられている。

【0050】前記タイミング調整用遅延回路717,7 18は、例えば複数のインバータを直列に接続して各ゲ ート遅延時間の和に相当する遅延時間を有する回路とし て構成される。この遅延用インバータ列には、タイミン グ調整回路の配置場所やタイミング調整回路に入力され る信号種、それぞれの場合に応じて適当な段数が割り当 てられる。なお、図2に示されている遅延用レジスタ2 01、202、203も図6と同様な回路で構成するこ とができる。

は、AL=Oの場合は、ALEがロー固定とされるた め、制御信号ALEとそれをインバータ701より反転 した信号ALEにより、クロックドインバータ703, 712がディスエイブル、またクロックドインバータ7 02、713がイネーブルとなり、ラッチLT12によ るノードN701のラッチ状態が解除され、インバータ 702と713とを直結するスルーパスが選択され、入 力信号INはほとんど遅延されることなく出力される。 なお、このとき、クロックドインバータ704がイネー ブルとなり、ノードN702がラッチLT11により固 定状態にされる。

【0052】一方、AL=1の場合は、制御信号ALE はハイ固定とされるため、ALEとそれをインバータ7 01により反転した信号により、クロックドインバータ 702、713がディスエーブルとなり、クロックドイ ·ンバータ703,712がイネーブルとなり、ラッチL T11によるノードN702のラッチ状態が解除され、 タイミング調整用遅延回路717を含む遅延側信号パス が選択される。このとき、クロックドインバータ716 がイネーブルとなり、ノードN701がラッチLT12 により固定状態にされる。また、AL=1の場合、コマ ンドデコーダ102からクロックYCLK3またはYC LK4が入力され、入力信号INはレジスタ719で一 旦ラッチされることで、YCLK3またはYCLK4の 1サイクル分遅延されて出力される。なお、タイミング 調整用遅延回路717および718は、タイミング調整 回路124または125の配置場所や入力される信号の 種類等、それぞれの条件に応じて最適なタイミングの信 号が得られるような遅延を与えるように構成される。

【0053】図7はタイミング調整回路124,125 *50* となり、ノードN901、ノードN902のラッチが解

の具体的な回路の第2の実施例を示す。この実施例のタ イミング調整回路124, 125の構成は、図6のタイ ミング調整回路124,125の構成と比較的類似して いる。異なるのは、図6におけるタイミング調整用遅延 回路717および718の代わりに遅延時間を調整可能 なタイミング可変回路817,818を用いるととも に、タイミング可変回路817をクロックドインバータ 703の後段ではなく前段に、またタイミング可変回路 818をクロックドインバータ712の前段ではなく後 10 段に、それぞれ設けている点のみである。

16

【0054】基本的な動作は図6の回路と同様であり、 AL=Oの場合は、インバータ702と713とを直結 するスルーパスが選択され、入力信号INはほとんど遅 延されることなく出力される。 AL=1の場合、入力信 号INはレジスタ719で一旦ラッチされることで、Y CLK3またはYCLK4の1サイクル分遅延されて出 力される。

【0055】前記タイミング可変回路817および81 8は、例えば図9に示すような構成とされる。同図より 【0051】図6のタイミング調整回路124, 125 20 分かるように、タイミング可変回路817および818 は、図6の遅延用タイミング調整回路124,125に おけるレジスタ719とタイミング調整用遅延回路71 7または718のいずれか一方を省略したような構成を 備えている。これにより、タイミング可変回路817お よび818は、制御信号ALEの状態すなわちALの値 に応じて、入力信号のタイミングを調整して出力する作 用をなす。

> 【0056】図8はタイミング調整回路124,125 の具体的な回路の第3の実施例を示す。

【0057】この実施例のタイミング調整回路124 (125)は、制御信号ALEに応じてクロックYCL K3 (YCLK4) またはそれをインバータ901で反 転した信号のいずれかを選択するNORゲート902, 903と、入力信号 INを遅延させる第1のタイミング 可変回路910と、タイミング可変回路910の出力を ラッチするマスタスレーブ構成のフリップフロップから なるレジスタ912と、レジスタ912の出力を遅延さ せる第2のタイミング可変回路911とから構成されて いる。前記タイミング可変回路910と911の構成 40 は、図7の実施例で使用するとした図9に示されている 回路と同一の構成を有する回路とすることができる。タ イミング可変回路910、911は、ALの値に応じ て、遅延時間が調整される。

【0058】この実施例のタイミング調整回路124 (125) は、AL=0の場合は、ALEはロー固定の ため、NOR902、NOR903の出力はハイ固定と なり、クロックドインバータ905、クロックドインバ ータ907がディスエーブルとなり、クロックドインバ ータ904、クロックドインバータ909がイネーブル

除されてスルーパスが選択され、入力信号INはほとん ど遅延されることなく出力される。一方、AL=1の場 合は、ALEはハイ固定のため、NOR902、NOR 903の出力はYCLK3およびインバータ901より 生成されるALEの反転信号に応じて変化する。そし て、コマンドデコーダ102よりクロックYCLK3 (YCLK4) が入力されるため、レジスタ912で、 入力信号 I Nは 1 サイクル分遅延されて出力される。

【0059】次に、図1のDRAMの動作について説明 する。図10~図13には、ACTVコマンドが入力さ れてからカラムコマンドが入力されるまでの時間 tRC Dが2サイクル、CASレイテンシが2サイクルを前提 として、図10にカラムコマンド前倒しレイテンシAL が0すなわちカラムコマンドをACTVコマンド入力か ら2サイクル後に入力する時の読み出し動作におけるタ イミングチャートを、図11にALが0の時の書込み動 作におけるタイミングチャートを、図12にALが1す なわちカラムコマンドをACTVコマンド入力から1サ イクル後に入力する時の読み出し動作におけるタイミン グチャートを、図13にALが1の時の書込み動作にお けるタイミングチャートを示す。

【0060】先ず、図10を参照しながら、ALが0の 時の読み出し動作を説明する。ACTVコマンドが投入 されると同時に行アドレスがアドレスバッファ101か ら内部に取り込まれ、ACTVコマンドを受けてコマン ドデコーダ102から出力されたACLKでアドレスレ ジスタ103にラッチされる。さらに、ACTVコマン ドを受けてコマンドデコーダ102から出力されるクロ ックRCLKによって行アドレスが行アドレスラッチ1 0.4にラッチされる。その後、行アドレス信号は行アド レス比較回路105に入力され、行救済アドレス記憶回 路106に保存されている救済アドレスと比較され、一 致または不一致が判断される。一致した場合は、行プリ デコーダ107は非活性となり、冗長行デコーダ108 により冗長ワード線が選択される。不一致の場合は、行 プリデコーダ107が活性化され、行アドレスラッチ1 04の出力が行プリデコーダ107でプリデコードさ れ、その出力が行デコーダ109でデコードされてワー ド線が選択される。その後、選択されたワード線に接続 されているメモリセルからビット線へとデータが出力さ れ、ビット線の電位が十分に開いたところで、センスア ンプが起動されたビット線の電位差が増幅される。

【0061】図10では、AL=0の場合であるので、 ACTVコマンドが投入されてから2サイクル後にRE ADコマンドが投入される。それと同時に列アドレスが アドレスバッファ101から内部に取り込まれ、REA Dコマンドを受けてコマンドデコーダ102から出力さ れたクロックACLKでアドレスレジスタ103にラッ チされる。さらに、READコマンドを受けてコマンド デコーダ102から出力されたクロックYCLK1で列・50 用レジスタ201および遅延用レジスタ202をスルー

アドレスが列アドレスラッチ110にラッチされる。こ こで、READコマンドを受けてコマンドデコーダ10 2より生成されるライトレジスタイネーブル信号WRE はロー固定とされるので、列アドレスは1サイクル分遅 延されることなく、列アドレスラッチ110から出力さ れる。

【0062】その後、列アドレスは列アドレスカウンタ 111を通り、列アドレス比較回路112に入力され て、列救済アドレス記憶回路113に保存されている救 10 済アドレスと比較され、一致または不一致が判断され る。比較回路112からの出力は、第2タイミング調整 回路125に入力されるが、AL=0でALEがロー固 定とされるため、前記第2タイミング調整回路125を スルーする。また、第1タイミング調整回路124にお いても、ALEがロー固定であるため、列アドレスカウ ンタ111からの出力はスルーされ、列プリデコーダ1 14に入力される。比較回路112での比較の結果、一 致した場合は、第2タイミング調整回路125の出力に より、列プリデコーダ114は非活性となり、冗長列デ コーダ115により冗長ビット線が選択される。不一致 の場合は、第2タイミング調整回路125の出力によ り、列プリデコーダ114が活性化され、第1タイミン グ調整回路124の出力が、列プリデコーダ114でプ リデコードされ、その出力が列デコーダ116でデコー ドされてビット線が選択される。

【0063】このとき、ビット線が十分に増幅されてい ることがビット線選択の条件である。ビット線が選択さ れることにより、ビット線のデータが読み出し回路11 7に入力される。その後、読み出し回路117でリード 30 データはさらに増幅され、出力レジスタ118に送られ る。出力レジスタ118では、コマンドデコーダ102 からのCASレイテンシ情報信号CLと出力クロック生 成回路119から出力されたクロックQCLK1に応じ て、出力バッファ120にデータが送られ、外部に出力 される。このとき、この実施形態のダブルデータレート ・シンクロナスDRAMでは、出力バッファ120に2 n ビットのデータが送られ、クロックQCLK1の立上 りエッジで半分のnビットのデータが、またQCLK1 の立下りエッジで残りのnビットのデータが出力され 40 る。

【0064】なお、前記読出し動作において、読み出し 回路イネーブル信号MAEおよび出力クロック生成回路 イネーブル信号OREは、READコマンドを受けてコ マンドデコーダ102から出力され、図2に示される遅 延制御回路126内の遅延用レジスタ201および遅延 用レジスタ202を通り、それぞれMAE1、ORE1 として読み出し回路117および出力クロック生成回路 119に供給される。ここでは、AL=0であるので、 ALEはロー固定とされるため、MAE、OREは遅延 (11)

20

して、遅延されることなく遅延制御回路126からMAE1、ORE1として出力される。

【0065】ALが0の時の書込み動作は、図11に示すように、ACTVコマンドが投入されるのと同時に行アドレスが内部に取り込まれ、読み出し時と同様に行アドレスがデコードされてワード線が選択され、メモリセルのデータがビット線に出力される。そして、ビット線の電位が十分に開いたところで、センスアンプが起動され、ビット線電位が増幅される。

[0066] CCTV, AL=0 The same of the contract of the contrac コマンドが投入されてから、2サイクル後にWRITE コマンドが投入され、このコマンド投入と同時に列アド レスが内部に取り込まれる。また、WRITEコマンド を受けてコマンドデコーダ102より生成されるライト イネーブル信号WREがイネーブル状態(ハイレベル) になるため、コマンドデコーダ102より生成されるク ロックYCLK1により列アドレスラッチ110で列ア ドレスがWRITEコマンド投入より1サイクル分遅延 されて出力される。その後、読み出し時と同様に列アド レスがデコードされてビット線が選択される。このと き、AL=Oのため、第1タイミング調整回路124、 第2タイミング調整回路125への入力信号はスルーさ れる。書込みデータは、WRITEコマンドが投入され This 1 + This 1 + This 2 + T外部より取り込まれる。

【0067】この実施形態のダブルデータレート・シンクロナスDRAMでは、ライトデータは、入力バッファ121により内部に取り込まれ、WRITEコマンドを受けてコマンドデコーダ102から出力されるクロックDCLKの立上りエッジで最初のnビットのデータが、またクロックDCLKの立下りエッジで次のnビットのデータが、それぞれ入力レジスタ122にラッチされて2nビットのデータとされる。そして、取り込まれたライトデータは、書込み回路117を通してメモリセルアレイ123へと送られ、さらに選択されたビット線を通して、メモリセルへと書き込まれる。

【0068】なお、前記書込み動作では、書込み回路イネーブル信号WBEは、WRITEコマンドを受けてコマンドデコーダ102から出力され、図2に示される遅延制御回路126内の遅延用レジスタ203を通り、W 40 BE1として書込み回路117に入力される。このとき、AL=0でALEはロー固定とされるため、WBEは遅延用レジスタ203をスルーして、遅延制御回路126からWBE1として出力される。

【0069】次に、AL=1すなわちACTVコマンドが投入されてから、1サイクル後にREADコマンドが投入される時の読み出し動作を説明する。図12に示すように、ACTVコマンドが投入されるのと同時に行アドレスが内部に取り込まれ、AL=0時と同様に行アドレスがデコードされてワード線が選択され、メモリセル

のデータがビット線に出力される。十分にビット線が開いたところで、センスアンプが起動され、ビット線の電位差が増幅される。

【0070】そして、ACTVコマンドが投入されてから1サイクル後にREADコマンドが投入されると、それと同時に列アドレスがアドレスバッファ101により内部に取り込まれ、READコマンドを受けてコマンドデコーダ102から出力されるクロックACLKによりアドレスレジスタ103にラッチされる。さらに、RE ADコマンドを受けてコマンドデコーダ102から出力されるクロックYCLK1で列アドレスが列アドレスラッチ110にラッチされる。また、読出し時には、RE ADコマンドを受けてコマンドデコーダ102より生成されるライトレジスタイネーブル信号WREはロー固定なので、列アドレスは1サイクル分遅延されることなく、列アドレスラッチ110から出力される。

【0071】その後、列アドレスは列アドレスカウンタ 111を通り、列アドレス比較回路112に入力され、 列救済アドレス記憶回路113に保存されている救済ア 20 ドレスと比較され、一致または不一致が判断される。ここで、AL=1の場合、ALEはハイレベルに固定されるので、比較回路112からの出力は、第2タイミング 調整回路125でラッチされ、列アドレスカウンタ11 1からの出力は第1タイミング調整回路124でラッチ される。

【0072】そして、READコマンドが投入されてから1サイクル後のクロックを受けて、コマンドデコーダ102よりクロックYCLK3、YCLK4が生成され、それぞれが第1タイミング調整回路124、第2タ30 イミング調整回路125に入力されるため、前記YCLK3、YLCK4のそれぞれの立上りエッジを受けて、第1タイミング調整回路124にラッチされていた列アドレスカウンタ111の出力、および第2タイミング調整回路125にラッチされていた比較回路112の出力がそれぞれ出力される。これにより、前記列アドレスカウンタ111の出力、および比較回路112の出力は、1サイクル分遅延されたことになる。

【0073】その後、比較回路112での比較の結果、一致した場合は、第2タイミング調整回路125の出力 により、列プリデコーダ114は非活性となり、冗長列 デコーダ115により冗長ビット線が選択される。一方、不一致の場合は、タイミング調整回路125の出力 により、列プリデコーダ114が活性化され、第1タイミング調整回路124の出力が、列プリデコーダ114でプリデコードされ、その出力が列デコーダ116でデコードされてビット線が選択される。このとき、列アドレスパスには既に1サイクル分の遅延が含まれているので、ビット線電位は十分に増幅されており、正しいデータを読み出せることになる。その後、ビット線が選択さ れることにより、ビット線のデータが読み出し回路11

7に入力され、前記読み出し回路117にてデータはさらに増幅され、出力レジスタ118に送られる。

【0074】出力レジスタ118では、コマンドデコーダ102からのCASレイテンシ情報信号CLと出力クロック生成回路119から生成されたクロックQCLK1に応じて、出力バッファ120にデータが送られ、外部に出力される。このとき、図11で説明したのと同様に、ダブルデータレート・シンクロナスDRAMではクロックの立上りエッジと立下りエッジの両方のタイミングでデータが出力される。

【0075】なお、読出し時には、読み出し回路イネーブル信号MAEおよび出力クロック生成回路イネーブル信号OREは、READコマンドを受けてコマンドデコーダ102から出力され、図2に示される遅延制御回路126内の遅延用レジスタ201および202を通り、それぞれMAE1、ORE1として読み出し回路117および出力クロック生成回路119に入力されるが、AL=1でALEはハイレベルに固定されるため、MAE、OREは遅延用レジスタ201および202内で1サイクル分遅延され、MAE1、ORE1として出力される。

【0076】ALが1の時の書込み動作は、図13に示 されているように、先ずACTVコマンドが投入され て、それと同時に行アドレスが内部に取り込まれ、読み 出し時と同様に行アドレスがデコードされてワード線が 選択され、メモリセルのデータがビット線に出力され る。ある程度ビット線の電位差が開いたところで、セン スアンプが起動され、ビット線の電位差が増幅される。 【0077】そして、ACTVコマンドが投入されてか ら、1サイクル後にWRITEコマンドが投入される と、コマンド投入と同時に列アドレスが内部に取り込ま れる。次に、WRITEコマンドを受けてコマンドデコ ーダ102より生成されるライトレジスタイネーブル信 号WREがイネーブルになり、コマンドデコーダ102 より生成されるクロックBCLKにより列アドレスラッ チ110で列アドレスが1サイクル分遅延されて出力さ れる。その後、読み出し時と同様に列アドレスがデコー ドされてビット線が選択される。このとき、AL=1に よりALEはハイレベルに固定されるため、第1タイミ ング調整回路124と第2タイミング調整回路125に 入力された信号は、それぞれ第1タイミング調整回路1 24、第2タイミング調整回路125にて1サイクル分 遅延されてから出力される。

【0078】よって、AL=0の時に比べて、WRIT Eコマンドが投入されてからビット線が選択されるまでの遅延時間は1サイクル分遅延される。その結果、書込みデータは、WRITEコマンドが投入されてから2サイクル (=AL+CASレイテンシー1)で外部より取り込むことができる。このとき、ダブルデータレート・シンクロナスDRAMではクロックの立上りエッジと立

下りエッジの両方でデータが取り込まれる。この書込みデータは、入力バッファ121により内部に取り込まれ、WRITEコマンドが投入されてから1サイクル後のクロックを受けてコマンドデコーダ102から出力されるクロックDCLKにより入力レジスタ122にラッ

22

チされる。

【0079】しかして、前記のように、AL=1でWR ITEコマンドがACTVコマンド投入の次のサイクル でWRITEコマンド投入されても、クロックDCLK 10 が生成されるまでの遅延時間が、AL=0時に対して1 サイクル分遅延されているので、問題無く前記書込みデ ータを取り込める。その後、前記書込みデータは、書込 み回路117を通してメモリセルアレイ123へと送ら れ、さらに選択されたビット線に通して、メモリセルへ と書き込まれる。また、書込み回路イネーブル信号WB Eは、WRITEコマンドを受けてコマンドデコーダ1 02から出力され、図2に示される遅延制御回路126 内の遅延用レジスタ203を通り、WBE1として書込 み回路117に入力されるが、AL=1でALEはハイ 20 レベルに固定されるため、WBEは遅延用レジスタ20 3内で1サイクル分遅延され、WBE1として出力され る。そのため、WRITEコマンド投入が1サイクル早 くても問題無くメモリセルへのデータの書込みを行なえ ることとなる。

【0080】図14(A)に、カラムコマンド前倒しレ イテンシALがOの時の読み出し動作におけるロー系お よびカラム系の信号のタイミングを示す。図14におい て、ACTVコマンドが投入されてからビット線の電位 が十分増幅されるまでの所要時間をt0、READコマ 30 ンドが投入されてからYCLK1によりカラムアドレス が列アドレスラッチ110に取り込まれるまでの所要時 間をt1、カラムアドレスがラッチされてから列プリデ コーダ114に入力されるまでの所要時間を t 2、カラ ムアドレスがラッチされてから比較回路112から比較 結果が出力されるまでの所要時間を t 2 '、比較回路 1 12の出力からデコーダ115, 116でアドレスがデ コードされてビット線が選択されるまでの所要時間をt 3、ビット線の選択から読み出し回路117で増幅され た信号が出力されるまでの所要時間をt4、読み出し回 40 路117の出力から出力レジスタ118に入力されるま での所要時間をt5、出力レジスタ118への入力から 出力バッファ120によるデータ出力までの所要時間を t 6とする。同図から分かるように、ACTVコマンド が投入されてからビット線の電位が十分増幅されるまで 3サイクル要するとき、ACTVコマンドが投入されて から2サイクル後にREADコマンドが投入された場 合、ビット線増幅完了時間(tO)とビット線選択時間 (2 t c k + t 1 + t 2' + t 3) は同一である。

【0081】一方、図14(B)にALが1の時の読み 50 出し動作におけるタイミングを示す。この場合、ACT

Vコマンドが投入されてから1サイクル後にREADコ マンドが投入され、それから1サイクル後にYCLK 3、YCLK4の生成が開始されt21時間後にYCL K3、YCLK4が出力され、時間t22後にタイミン グ調整回路124、125より列アドレスデータおよび 比較回路112の出力がラッチされ、さらに時間 t3後 にビット線が選択される。このとき、YCLK3、YC LK4の生成およびタイミング調整回路124、125 のラッチが終了するまでの所要時間(t21+t22) を、前記AL=OのときのREADコマンドが投入され てからカラムアドレスのラッチおよび比較回路112か ら比較結果が出力されるまでの所要時間 (t1+t 2') と同じ、つまり (t21+t22) = (t1+t 2') とすることで、ACTVコマンドが投入されてか ら、ビット線が選択されるまでの所要時間は、AL=0 のときもAL=1のときもほとんど同一とすることがで きるため、選択されたメモリセルのデータを正しく読み 出せる。

【0082】図15 (A) に、ビット線増幅完了までの 時間が相対的に短い場合において、AL=O時の読み出 し動作におけるロー系およびカラム系のタイミングを示 す。図15(A)のタイミングでは、ACTVコマンド が投入されてからビット線が十分増幅されるまでの所要 時間tO'は、ACTVコマンドが投入されてからビッ ト線が選択されるまでの所要時間(2 t c k + t 1 + t 2'+t3)よりも短い。このような場合、READコ マンド投入後データが出力されるまでの所要時間(t1 + t 2 + t 3 + t 4 + t 5 + t 6) $\dot{m} 2 + t 7 \mu$ (2 t ck) 以内に終了するようにサイクルタイムが決定され る。つまり、サイクルタイム(tck)は、カラム系パ スにより律速されることとなる。最適なタイミングは、 ビット線増幅完了時点(tO'の後端)とカラムデコー ド終了時点(t3の後端)とが一致する場合であるが、 図15 (A) においては、ビット線増幅完了が先に終了 するため破線 t 0 で示す時間が無駄になることが分か る。なお、ビット線増幅完了までの時間が相対的に短く なる現象は、プロセスばらつきによって製品間で生じる ものである。

【0083】前記のようにビット線増幅完了までの時間が相対的に短くなっている製品においては、前記実施形態のように列プリデコーダ114の前段に列アドレスを遅延可能なレジスタを挿入して、READコマンドを1サイクル前倒しで投入するAL=1を実現することで、図15(B)に示すように、カラムアドレスのラッチ(t1期間)および比較回路112の比較(t2')を第2サイクルにて行ない、YCLK3、4の生成からカラムアドレスのデコードまでを第3サイクルにて行なうことができるようになる。図15(B)において、t21'はクロックからYCLK3、4が生成されるまでの所要時間、t22'はタイミング調整回路124,12

5により遅延されたアドレスの出力が確定するまでの所要時間であり、(t21'+t22')は(t1+t2')よりも短いことが必要条件であるが、これは回路的に容易に実現できる。

【0084】この結果、AL=1の時はビット線が増幅 される時間に合わせてビット線を選択できるため、ビッ ト線増幅完了までの時間の差を全所要サイクルの「4」 で割った(t0-t0')/4だけ、サイクル時間を短 縮することができる。図14(B)のようなタイミング 10 制御に従うと、YCLK3、4の生成からデータの出力 までの所要時間(t21'+t22'+t3+t4+t 5+t6) が2サイクルで終われば良いので、ビット線 増幅完了までの所要時間がもっと短くなれば、原理的に は、(t1+t2')または(t21'+t22'+t 3+t4+t5+t6) / 2のどちらか遅いほうの時間 でサイクルタイムTckが決まり、AL=0の時に比 $^{\prime}$, { (t1+t2'+t3+t4+t5+t6)/2 -(t1+t2)} $scut{(t1+t2'+t3+t)}$ 4+t5+t6)/2-(t21'+t22'+t3+t4+t5+t6)/2}だけサイクルタイムを短縮す ることができる。

【0085】次に、図1で構成されるダブルデータレート・シンクロナスDRAMにおける前記カラムコマンド前倒しレイテンシALの設定の仕方、およびALが設定されたときの動作について説明する。

【0086】図1の実施形態では、モードレジスタセット(MRS)コマンドにより、CASレイテンシCLがCL設定レジスタ131に設定され、エクステンディッドモードレジスタセット(EMRS)コマンドにより、カラムコマンド前倒しレイテンシALがコマンドデコーダ内のAL設定レジスタ132に設定される。

【0087】図16にMRSコマンドおよびEMRSコマンドの具体例を示す。この実施形態においては、CPUなどの外部装置から供給される制御信号CKEがハイレベル、/CS,/RAS,/CAS,/WEがロウレベル、バンクアドレスBA1,BA0(もしくはアドレスA14,A13)およびアドレスの所定ビットAP(例えばA10)がローレベルのとき、MRSコマンドが発行され、アドレスA8~A0の値に応じて各種の値が設定される。また、CKE・BA0(A14)がハイレベル、/CS,/RAS,/WE,BA1(A13),AP(A10)がローレベルのとき、EMRSコマンドが発行され、アドレスの値に応じて各種の値が設定される。

【0088】また、CKE、/RAS、/WEがハイレベル、/CS、/CAS、AP (A10) がロウレベルのときは読出しを指令するREADコマンドが、CKE、/RASがハイレベル、/CS、/CAS、/WE、AP (A10) がロウレベルのときは書込みを指令するWRITEコマンドが、CKE、/CAS、/WE

がハイレベル、/CS、/RASがロウレベルのときは動作開始すなわちローアドレスの取込みとバンク(メモリアレイ)の活性化を指令するACTVコマンドが、それぞれ発行される。

【0089】図17(A)にはMRSコマンドによるCASレイテンシの設定におけるアドレスと設定値との関係の一例が示されている。同図に示すように、この実施形態のDRAMにおいては、アドレスA0~A2でバースト長(BL)が設定され、A3でバーストタイプ(インターリープまたはシーケンシャル)が設定され、A4~A6でCASレイテンシが設定され、A8で出力クロック生成回路119のリセットが設定される。CASレイテンシに関しては、例えば(A4、A5、A6)=(0、1、0)のときはレイテンシが「2」、(A4、A5、A6)=(1、1、0)のときはレイテンシが「3」に設定される。

【0090】図17(B)にはEMRSコマンドによるカラムコマンド前倒しレイテンシの設定におけるアドレスと設定値との関係の一例が示されている。同図に示すように、この実施形態のDRAMにおいては、A0で出 20 カクロック生成回路119の活性/非活性が設定され、A1~A3でカラムコマンド前倒しレイテンシALが設定される。カラムコマンド前倒しレイテンシALに関しては、例えば(A1、A2、A3)= (0,0,0)のときにレイテンシが「1」、そして(A1、A2、A3)= (0,0)のときにレイテンシが「2」に設定される。

【0091】図18は、本発明を適用したダブルデータレート・シンクロナスDRAMの第2の実施形態を示す。この第2の実施形態は、第1の実施形態(図1)において列プリデコーダ114の前段に設けられているタイミング調整回路124,125を、列アドレスラッチ110と列アドレスカウンタ111との間に224として設けたものである。他の構成は第1の実施形態と同様であるので、同一の回路ブロックには同一の符号を付して重複した説明は省略する。

【0092】図19には、tRCDが2サイクル、CASレイテンシが2サイクルを前提として、ALレイテンシが1の時の読み出し動作におけるタイミングチャートを示す。図19は第1の実施形態におけるタイミングチャートを示す図12に対応する。

【0093】図12と比較すると明らかなように、この第2実施形態のDRAMでは、タイミング調整回路224が列アドレスカウンタ111の前段にあるため、列アドレスカウンタ111の出力は第1の実施形態の場合よりも遅いが、列デコーダ116または冗長列デコーダ115への入力タイミングは第1の実施形態とほぼ同じになる。その結果、第1の実施形態と同じような作用効果が得られる。

【0094】第2の実施形態のDRAMにおけるAL=0の時の読み出し動作および書込み動作については、第1の実施形態における読み出し動作(図10)および書込み動作(図11)より容易に推測できる。また、AL=1の時の書込み動作についても、前記読み出し動作(図19)および第1の実施形態における書込み動作(図13)より容易に推測できるため、ここでは説明を省略する。

26

【0095】この第2の実施形態は、第1の実施形態に 10 比べてタイミング調整回路の総ピット数が半分以下で済むという利点がある。すなわち、この第2の実施形態におけるタイミング調整回路224のピット数は第1の実施形態における第1タイミング調整回路124と同じ例えば9×4=36ビットのようなビット数であり、予備メモリ列の本数(例えば32×4=128本)と同じビット数を有する第2タイミング調整回路125は不用である。ただし、タイミング調整回路224の位置が第1実施形態に比べて前段側にあるため、若干サイクルタイム短縮の効果が小さくなる。

【0096】すなわち、第1の実施形態のタイミングを示す図14(B)において、第2サイクルにあるREADコマンドが投入されてからYCLK1によりカラムアドレスが列アドレスラッチ110に取り込まれるまでの所要時間 t 1 は、第2の実施形態においても第2サイクルで実行できるが、第1の実施形態においては第2サイクルにあるカラムアドレスが列プリデコーダ114に入力されるまでの所要時間 t 2 は、この第2実施形態では、第3サイクルに入ることとなるため、第1実施形態に比べてサイクルタイム短縮の効果が小さくなる。

9 【0097】図20は、本発明を適用したダブルデータレート・シンクロナスDRAMの第3の実施形態を示す。この第3の実施形態は、第1の実施形態(図1)において列プリデコーダ114の前段に設けられているタイミング調整回路124,125を、列アドレスカウンタ111と列プリデコーダ114との間に324として設けたものである。他の構成は第1の実施形態と同様であるので、同一の回路ブロックには同一の符号を付して重複した説明は省略する。

【0098】図21には、tRCDが2サイクル、CA の Sレイテンシが2サイクルを前提として、ALレイテン シが1の時の読み出し動作におけるタイミングチャート を示す。図21は第1の実施形態におけるタイミングチャートを示す図12に対応する。

【0099】図12と比較すると明らかなように、この第3実施形態のDRAMでは、タイミング調整回路32 4が列アドレス比較回路112の前段にあるため、列アドレス比較回路112の出力は第1の実施形態の場合よりも遅いが、列デコーダ116または冗長列デコーダ115への入力タイミングは第1の実施形態とほぼ同じに50 なる。その結果、第1の実施形態と同じような作用効果

が得られる。

【0100】第3の実施形態のDRAMにおけるAL= 0の時の読み出し動作および書込み動作については、第 1の実施形態における読み出し動作(図10)および書 込み動作(図11)より容易に推測できる。また、AL =1の時の書込み動作についても、前記読み出し動作 (図21) および第1の実施形態における書込み動作 (図13) より容易に推測できるため、ここでは説明を 省略する。

【0101】本実施形態では、図1に示された第1の実 施形態に比べると、AL=1の時に効率的な時間配分は できない。さらに、ACTVコマンドからビット線が増 幅されるまでの時間が短縮されて、AL=0時にカラム 系パスが律速する場合でも、サイクルタイムの短縮の効 果は小さい。但し、タイミング調整回路の数を比較回路 出力の数の分だけ減らすことができ、チップサイズ低減 に寄与できる。また、第2の実施形態に比べると、AL =1の時に効率的な時間配分ができ、ACTVコマンド からビット線が増幅されるまでの時間が短縮されて、A L=O時にカラム系パスが律速する場合にサイクルタイ ムを短縮できる。タイミング調整回路324のビット数 については第2実施形態の場合と同じである。

【0102】図22は、本発明を適用したダブルデータ レート・シンクロナス DRAMの第4の実施形態を示 す。この第4の実施形態は、第1の実施形態(図1)に おいて列プリデコーダ114の前段に設けられているタ イミング調整回路124,125を、列プリデコーダ1 14の後段に424、425として設けたものである。 他の構成は第1の実施形態と同様であるので、同一の回 路ブロックには同一の符号を付して重複した説明は省略 する。

【0103】図23には、tRCDが2サイクル、CA Sレイテンシが2サイクルを前提として、ALレイテン シが1の時の読み出し動作におけるタイミングチャート を示す。図23は第1の実施形態におけるタイミングチ ャートを示す図12に対応する。

【0104】図12と比較すると明らかなように、この 第4実施形態のDRAMでは、タイミング調整回路42 4,425が列プリデコーダ114の後段にあるが、図 23に示されている信号のタイミングに関しては第1の 実施形態の図12のタイミングチャートと全く同じであ る。その結果、第1の実施形態と同じような作用効果が 得られる。

【0105】第4の実施形態のDRAMにおけるAL= 0の時の読み出し動作および書込み動作については、第 1の実施形態における読み出し動作(図10)および書 込み動作(図11)より容易に推測できる。また、AL = 1 の時の書込み動作についても、前記読み出し動作 (図23) および第1の実施形態における書込み動作

省略する。

【0106】本実施形態では、図1に示された第1の実 施形態と同様に、AL=1の時に効率的な時間配分がで きる。さらに、ACTVコマンドからビット線が増幅さ れるまでの時間が短縮されて、AL=0の時にカラム系 パスが律速する場合、AL=1以上ではパイプライン化 の効果によりサイクルタイムを短縮できる。但し、プリ デコードされた列アドレス分と比較回路出力数分のタイ ミング調整回路を持っているため、 タイミング調整回 10 路424, 425のビット数は第1の実施形態よりも多 くなる。

【0107】図24は、本発明を適用したダブルデータ レート・シンクロナスDRAMの第5の実施形態を示 す。この第5の実施形態は、第1の実施形態(図1)に おいて列プリデコーダ114の前段に設けられているタ イミング調整回路124,125に加え、第3実施形態 と同様に列アドレスカウンタ111と列アドレス比較回 路112との間にもタイミング調整回路524を設けた ものである。他の構成は第1の実施形態と同様であるの で、同一の回路ブロックには同一の符号を付して重複し た説明は省略する。

【0108】図25には、tRCDが3サイクル、CA Sレイテンシが2サイクルを前提として、ALレイテン シが2の時の読み出し動作におけるタイミングチャート を示す。

【0109】図25に示されているように、AL=2の 時の読み出し動作では、ACTVコマンドが投入される のと同時に行アドレスが内部に取り込まれ、行アドレス がデコードされてワード線が選択され、メモリセルのデ ータがビット線に出力される。十分にビット線が開いた ところで、センスアンプが起動され、ビット線電位が増 幅される。

【0110】tRCDが3サイクルでAL=2の場合、 ACTVコマンドが投入されてから、1サイクル後にR EADコマンドが投入される。それと同時に列アドレス がアドレスバッファ101から内部に取り込まれ、RE ADコマンドを受けてコマンドデコーダ102から出力 されたACLKでアドレスレジスタ103にラッチされ る。さらに、READコマンドを受けてコマンドデコー 40 ダ102から出力されたYCLK1で列アドレスが列ア ドレスラッチ110にラッチされる。READコマンド を受けてコマンドデコーダ102より生成されるライト レジスタイネーブル信号WREはロー固定なので、列ア ドレスは1サイクル分遅延されることなく、列アドレス ラッチ110から出力される。

【0111】その後、列アドレスは、列アドレスカウン タ111を通り、タイミング調整回路524に入力さ れ、ラッチされる。READコマンドが投入されてから 1サイクル後のクロックを受けて、コマンドデコーダ1 (図13)より容易に推測できるため、ここでは説明を 50 02よりYCLK5が生成され、タイミング調整回路5

24に入力される。前記YCLK5の立上りエッジを受けて、タイミング調整回路524にラッチされていた列アドレスが出力される。これにより、前記列アドレスは1サイクル分遅延されたことになる。その後、列アドレス比較回路112に入力され、列救済アドレス記憶回路113に保存されている救済アドレスと比較され、一致または不一致が判断される。AL=2の場合、ALE1はハイ固定なので、比較回路112からの出力は、タイミング調整回路125でラッチされ、タイミング調整回路524からの出力(前記列アドレスカウンタ111の出力)はタイミング調整回路124でラッチされる。

【0112】そして、READコマンドが投入されてから2サイクル後のクロックを受けて、コマンドデコーダ102よりYCLK3、YCLK4が生成され、それぞれがタイミング調整回路124、125に入力される。前記YCLK3、YLCK4のそれぞれの立上りエッジを受けて、タイミング調整回路124にラッチされていた列アドレスカウンタ111の出力、およびタイミング調整回路125にラッチされていた比較回路112の出力が出力される。これにより、前記列アドレスカウンタ111の出力、および比較回路112の出力は、1サイクル分遅延されたことになる。

【0113】その後、比較回路112での比較の結果、一致した場合は、タイミング調整回路125の出力により、列プリデコーダ114は非活性となり、冗長列デコーダ115により冗長ピット線が選択される。不一致の場合は、タイミング調整回路124の出力により、列プリデコーダ114でプリデコーダ114でプリデコードされ、タイミング調整回路124の出力が、列プリデコーダ114でプリデコードされ、その出力が列デコーダ116でデコードされてビット線が選択される。このとき、列アドレスパスには既に2サイクル分の遅延が含まれているので、ビット線は十分に増幅されており、正しいデータを読み出せることに分け、強い選択されることにより、前記読み出し回路117にて再度データは増幅され、出力レジスタ118に送られる。

【0114】出力レジスタ118では、コマンドデコーダ102からのCASレイテンシ情報信号CLと出力クロック生成回路119から生成されたQCLK1に応じて、出力バッファ120にデータが送られ、外部に出力される。このとき、ダブルデータレート・シンクロナスDRAMではクロックの立上りエッジと立下りエッジの両エッジよりデータが出力される。読み出し回路イネーブル信号MAEおよび出力クロック生成回路イネーブル信号OREは、READコマンドを受けてコマンドデコーダ102から出力され、図26に示される遅延制御回路126内の第1遅延用レジスタ3201および第2遅延用レジスタ3202と、第3遅延用レジスタ3211および第4遅延用レジスタ3212とを通り、それぞれ

MAE1、ORE1として読み出し回路117および出力クロック生成回路119に入力される。AL=2の場合(ALE1、ALE2はハイ固定のため)、MAE、OREはそれぞれ第1遅延用レジスタ3201および第2遅延用レジスタ3202と、第3遅延用レジスタ3211および第4遅延用レジスタ3212内で2サイクル分遅延され、MAE1、ORE1として出力される。

【0115】本実施形態では、図1に示された第1の実施形態と同様に、AL=2の時に効率的な時間配分が実 70 現できる。さらに、ACTVコマンドからビット線が増幅されるまでの時間が短縮されて、AL=0時にカラム系パスが律速する場合、AL=1以上ではパイプライン化の効果によりサイクルタイムを短縮できる。ただし、回路規模は第1実施形態に比べて若干大きくなる。

【0116】図27は、本発明を適用したダブルデータレート・シンクロナスDRAMの第6の実施形態を示す。この実施形態は、第5の実施形態(図24)において、列アドレスカウンタ111の直後に設けられているタイミング調整回路524を、列アドレスラッチ110と列アドレスカウンタ111との間に設けたものである。また、この第6の実施形態のダブルデータレート・シンクロナスDRAMでは、読み出し・書込みデータだけではなく、コマンド入力もダブルデータレートとしている。

【0117】図28には、tRCDが2サイクル、CASレイテンシが2サイクルを前提として、ALレイテンシが1.5の時の読み出し動作におけるタイミングチャートを示す。

【0118】図28に示されているように、AL=1. 5の時の読み出し動作では、ACTVコマンドが投入されるのと同時に行アドレスが内部に取り込まれ、行アドレスがデコードされてワード線が選択され、メモリセルのデータがビット線に出力される。十分にビット線が開いたところで、センスアンプが起動され、ビット線電位が増幅される。

【0119】AL=1.5の場合、ACTVコマンドが投入されてから、0.5サイクル後にREADコマンドが投入される。それと同時に列アドレスがアドレスバッファ101から内部に取り込まれ、READコマンドを登けてコマンドデコーダ102から出力されたACLKでアドレスレジスタ103にラッチされる。さらに、READコマンドを受けてコマンドデコーダ102から出力されたYCLK1で列アドレスが列アドレスラッチ110にラッチされる。このとき、READコマンドを受けてコマンドデコーダ102より生成されるライトレジスタイネーブル信号WREはロー固定なので、列アドレスタイネーブル信号WREはロー固定なので、列アドレスは1サイクル分遅延されることなく、列アドレスラッチ110から出力され、タイミング調整回路524にラッチされる。

50 【0120】そして、READコマンドが投入されてか

51サイクル後のクロックを受けて、コマンドデコーダ 102よりYCLK5が生成され、タイミング調整回路 524に入力される。前記YCLK5の立上りエッジを 受けて、タイミング調整回路524にラッチされていた 列アドレスが出力される。これにより、前記列アドレスは0.5サイクル分遅延されたことになる。その後、列アドレスは、列アドレス比較回路112に入力され、列 救済アドレス記憶回路113に保存されている救済アドレスと比較され、一致または不一致が判断される。AL=1.5より、ALE1はハイ固定なので、比較回路112からの出力は、タイミング調整回路125でラッチされ、また、列アドレスカウンタ111からの出力はタイミング調整回路124でラッチされる。

【0121】READコマンドが投入されてから2サイクル後のクロックを受けて、コマンドデコーダ102よりYCLK3、YCLK4が生成され、それぞれがタイミング調整回路124、125に入力される。前記YCLK3、YLCK4のそれぞれの立上りエッジを受けて、タイミング調整回路124にラッチされていた列アドレスカウンタ11の出力、およびタイミング調整回路125にラッチされていた比較回路112の出力が出力される。これにより、前記列アドレスカウンタ111の出力、および比較回路112の出力は、1サイクル分遅延されたことになる。

【0122】その後、比較回路112での比較の結果、 一致した場合は、タイミング調整回路125の出力によ り、列プリデコーダ114は非活性となり、冗長列デコ ーダ115により冗長ビット線が選択される。不一致の 場合は、タイミング調整回路124の出力により、列プ リデコーダ114が活性化され、タイミング調整回路1 24の出力が、列プリデコーダ114でプリデコードさ れ、その出力が列デコーダ116でデコードされてビッ ト線が選択される。このとき、列アドレス系の信号パス には既に1.5サイクル分の遅延が含まれているので、 ビット線は十分に増幅されており、正しいデータを読み 出せることになる。その後、ビット線が選択されること により、ビット線のデータが読み出し回路117に入力 され、前記読み出し回路117にてデータはさらに増幅 され、出力レジスタ118に送られ、出力バッファ12 0によりチップ外部へ出力される。

【0123】本実施形態においては、第5の実施形態の効果に加えて読み出し・書込みデータだけではなく、コマンド入力もダブルデータレートになった場合にも対応できるという利点がある。

【0124】以上説明したように、前記実施形態のダブルデータレート・シンクロナスDRAMは、カラムコマンドの投入タイミングが前倒しされても、センスアンプで読み出しデータが増幅される前に、ビット線が選択されることはないため、正しいデータを読み出すことができる。さらに、書き込み回路に正しい書き込みデータが

32 入力された後に、ビット線が選択されることになり、正 しいデータを書き込むことができる。

【0125】また、カラムコマンド前倒しレイテンシが変更されても、センスアンプで読み出しデータが増幅される前に、ピット線が選択されることはないため、正しいデータを読み出すことができる。さらに、書き込み回路に正しい書き込みデータが入力される前に、ピット線が選択されることはないため、正しいデータを書き込むことができる。

10 【0126】さらに、アクティブコマンド投入からビット線が増幅されるまでの時間が短縮され、カラムコマンド前倒しレイテンシAL=0でカラム系パスがサイクルタイムを律速する場合に、AL=1ではパイプライン化の効果によりサイクルタイムを短縮してデータ転送速度を高速化できる。

【0127】以上本発明者によってなされた発明を実施

形態に基づき具体的に説明したが、本発明は前記実施形 態に限定されるものではなく、その要旨を逸脱しない範 囲で種々変更可能であることはいうまでもない。例え 20 ば、第1の実施形態(図1)、第2の実施形態(図1 8)、第4の実施形態(図22)、第5の実施形態(図 24)および第6の実施形態(図27)においては、そ れぞれ列アドレスカウンタ111を省略するようにして も良い。また、上記実施形態においては、いずれもアク ティブコマンドからカラムコマンドの投入までのサイク ルtRCDが2サイクルでカラムコマンド前倒しレイテ ンシが「0」または「1」や「1.5」に設定される場 合について説明したが、例えばtRCDが3サイクル以 上の場合にはカラムコマンド前倒 しレイテンシを「2」 30 以上に設定することも可能である。このような場合とし ては、例えばアドレスを3回以上に分けて時分割でチッ プ内部に取り込むように構成されるメモリなどが考えら

【0128】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるダブルデータレート・シンクロナスDRAMに適用下場合について説明したが、本発明はそれに限定されるものでなく、半導体メモリ特にクロック同期型半導体メモリー般に利用することができる。

40 [0129]

れる。

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 のとおりである。

【0130】すなわち、本発明によれば、競出しコマンドや曹込みコマンドが前倒しに投入され、列アドレスが前倒しに投入された場合でも、正しいデータの競出しおよび曹込みが可能なクロック同期型の半導体記憶装置を実現することができる。また、サイクル時間を短縮してデータ転送速度を高速化することができるクロック同期型の半導体記憶装置を実現することができる。

【図面の簡単な説明】

【図1】本発明を適用した半導体記憶装置の一例としてのダブルデータレート・シンクロナスDRAMの一実施形態を示すプロック構成図である。

33

【図2】図1に示されている遅延制御回路の構成例を示す回路構成図である。

【図3】図2に示した遅延制御回路の入出力信号のタイミングを示すタイミングチャートである。

【図4】列アドレスラッチの具体例を示す回路図であ ろ.

【図5】列アドレスラツチ等を構成するクロックドイン バータの回路構成図である。

【図6】図1に示したタイミング調整回路の一具体例を示す回路図である。

【図7】図1に示したタイミング調整回路の他の構成例 を示す回路図である。

【図8】図1に示したタイミング調整回路の第3の構成 例を示す回路図である。

【図9】タイミング可変回路の一構成例を示す回路図である。

【図10】図1に示した実施形態のダブルデータレート・シンクロナスDRAMにおいて、 tRCDが2サイクル、CASレイテンシが2サイクル、カラムコマンド前倒しレイテンシ(AL)が0サイクルの場合の読み出し動作時の内部の主要な信号タイミングチャートである。

【図11】図10と同一条件における実施形態のダブルデータレート・シンクロナスDRAMの書込み動作時の内部の主要な信号のタイミングチャートである。

【図12】図1にの実施形態のダブルデータレート・シンクロナスDRAMにおいて、tRCDが2サイクル、CASレイテンシが2サイクル、カラムコマンド前倒しレイテンシ(AL)が1サイクルの場合の読み出し動作時の内部の主要な信号のタイミングチャートである。

【図13】図12と同一条件における実施形態のダブルデータレート・シンクロナスDRAMの書込み動作時の内部の主要な信号タイミングチャートである。

【図14】図1の実施形態のダブルデータレート・シンクロナスDRAMにおいて、tRCDが2サイクル、CASレイテンシが2サイクル、カラムコマンド前倒しレイテンシ(AL)が0サイクルの場合(A)と1サイクルの場合(B)の読み出し動作時の主要な回路の動作順序を示すタイミングチャートである。

【図15】ACTVコマンドからビット線が増幅されるまでの時間が短い場合において、カラムコマンド前倒しレイテンシ(AL)が0サイクルの場合(A)と1サイクルの場合(B)の読み出し動作時の主要な回路の動作順序を示すタイミングチャートである。

【図16】第1の実施形態のダブルデータレート・シンクロナスDRAMにおけるコマンドの種類とコマンドコードとの関係を示すコマンド構成図である。

【図17】第1の実施形態のダブルデータレート・シンクロナスDRAMにおいて、エクステンディッド・モードレジスタセット・コマンドで設定される値の例(A)とモードレジスタセット・コマンドで設定される値の例(B)を示す説明図である。

【図18】本発明を適用したダブルデータレート・シン クロナスDRAMの第2の実施形態を示すブロック構成 図である。

【図19】図18に示したダブルデータレート・シンク
10 ロナスDRAMにおいて、tRCDが2サイクル、CA
Sレイテンシが2サイクル、カラムコマンド前倒しレイ
テンシ(AL)が1サイクルの場合の読み出し動作時の
内部の主要な信号のタイミングチャートである。

【図20】本発明を適用したダブルデータレート・シンクロナスDRAMの第3の実施形態を示すブロック構成図である。

【図21】図20に示したダブルデータレート・シンクロナスDRAMにおいて、tRCDが2サイクル、CASレイテンシが2サイクル、カラムコマンド前倒しレイクンシ(AL)が1サイクルの場合の読み出し動作時の内部の主要な信号のタイミングチャートである。

【図22】本発明を適用したダブルデータレート・シンクロナスDRAMの第4の実施形態を示すブロック構成図である。

【図23】図22に示したダブルデータレート・シンクロナスDRAMにおいて、tRCDが2サイクル、CASレイテンシが2サイクル、カラムコマンド前倒しレイテンシ(AL)が1サイクルの場合の読み出し動作時の内部の主要な信号のタイミングチャートである。

30 【図24】本発明を適用したダブルデータレート・シンクロナスDRAMの第5の実施形態を示すブロック構成図である。

【図25】図24に示したダブルデータレート・シンクロナスDRAMにおいて、tRCDが2サイクル、CASレイテンシが2サイクル、カラムコマンド前倒しレイテンシ(AL)が2サイクルの場合の読み出し動作時の内部の主要な信号のタイミングチャートである。

【図26】図24の実施形態における遅延制御回路の具体的な構成例を示す回路図である。

0 【図27】本発明を適用したダブルデータレート・シンクロナスDRAMの第6の実施形態を示すブロック構成図である。

【図28】図27に示したダブルデータレート・シンクロナスDRAMにおいて、tRCDが2サイクル、CASレイテンシが2サイクル、カラムコマンド前倒しレイテンシ(AL)が1.5サイクルの場合の読み出し動作時の内部の主要な信号のタイミングチャートである。

【図29】従来のダブルデータレート・シンクロナスD RAMの概略構成を示すブロック図である。

50 【図30】図29に示した従来のダブルデータレート・

シンクロナスDRAMにいて、tRCDが2サイクル、 CASレイテンシが2サイクルの場合の読み出し動作時 の内部の主要な信号のタイミングチャートである。

35

【図31】図30と同一条件における従来のダブルデータレート・シンクロナスDRAMの書込み動作時の内部の主要な信号のタイミングチャートである。

【符号の説明】

- 101…アドレスバッファ、
- 102…コマンドデコーダ、
- 103…アドレスレジスタ、
- 104…行アドレスラッチ、
- 105…行アドレス比較回路、
- 106…行救済アドレス記憶回路、
- 107…行プリデコーダ、
- 108…冗長行デコーダ、
- 109…行デコーダ、

Row address strobe

and bank active

ACTV

- 110…列アドレスレジスタ、
- 111…列アドレスカウンタ、

- 112…列アドレス比較回路、
- 113…列救済アドレス記憶回路、
- 114…列プリデコーダ、
- 115…冗長列デコーダ、
- 116…列デコーダ、
- 117…読み出し/書き込み回路、
- 118…出力レジスタ、
- 119…出力クロック生成回路、
- 120…出力バッファ、
- 10 121…入力パッファ、
 - 122…入力レジスタ、
 - 123…メモリセルアレイ、
 - 124…第1タイミング調整回路、
 - 125…第2タイミング調整回路、
 - 126 …遅延制御回路、
 - 224, 324, 424, 524…第3タイミング調整 回路、
 - 425 第4タイミング調整回路。

[図1]

L


н


v

٧


٧

【図2】







【図6】




【図7】




【図9】




【図11】



【図10】




【図12】




【図13】


【図19】




【図14】




【図15】




【図17】






【図18】




【図20】







【図23】




【図22】




【図24】




【図25】



[図26]



【図27】





AL = 1.5 /cs tRCD=2サイクル CL=2サイクル コマンド CLK -ACLK AL=1.5サイクル /CLK -R CLK 外部 CKE QCLK -QCLK 出力クロック /RAS **→**DCLK 生成回路 /CAS → コマンド **→**YCLK 3 /WE → WE . 1 j DM 行アドレス メモリセルアレイ 102 ラッチ ジスタ出力 ACLK ピット終 アドレ アドレスデー 7 K YCLK1 109 タイミング回登 'n 証み出し/書込み回路 回路3入力 ALE2 レスレジスタ スパッファ 117 ハイ" 国定" 118 ショデコーダ YCLX5 YCLK2 YCLK 列アドレス ↓ 列アドレス カウンタ出力 タイミング回覧 列アドレス _ラッチ カウンタ 回路1,2入力 ALE1 YCLK3 YCLK4 111 ・ハイ 固定 YCLK3,4 110 升デコーダ または 冗長列デコ ーダ入力 カラム セレクト 飲み出し QCLK1 データ 出力

【図29】

QCLKI

入カバ

ツファ

出

カバッファ


QCLKI

120


入カデ

カデ





【図31】



フロントページの続き

(72) 発明者 藤澤 宏樹

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内

(72)発明者 髙橋 継雄

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内

(72)発明者 中村 正行

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内

Fターム(参考) 5B024 AA15 BA21 CA11 5L106 AA01 CC02 CC11 CC17 GG03